

Soluzione della prova Scritta di Circuiti e Sistemi Elettronici

(DIGITALE)

19 Luglio 2022

1. Dalla metodologia del *logical effort* sappiamo che, preso il singolo ramo e per un numero fissato di stadi N , il ritardo sarà minimo quando lo *stage effort* di ogni singolo stadio è pari allo *stage effort* ottimo $\hat{f}$:

$$\hat{f}_1 = F_1^{1/N}; \quad \text{con } F_1 = G_1 B_1 H_1 = C_{L1}/C_{IN,1} \quad \text{per il ramo 1}$$

$$\hat{f}_2 = F_2^{1/(N-1)}; \quad \text{con } F_2 = G_2 B_2 H_2 = C_{L2}/C_{IN,2} \quad \text{per il ramo 2}$$

dove $C_{IN,1}$ ($C_{IN,2}$) rappresenta la capacità di ingresso del primo invertitore del ramo 1 (ramo 2).

I tempi adimensionali relativi ai rami 1 e 2 saranno dati da:

$$t_{ad,1} = N\hat{f}_1 + Np_{inv}$$

$$t_{ad,2} = (N-1)\hat{f}_2 + (N-1)p_{inv}$$

A questo punto si nota che per diminuire $t_{ad,1}$ è necessario aumentare valore di capacità $C_{IN,1}$. Il vincolo di progetto però, assume che la capacità totale di ingresso sia fissata e pari a $C_{IN} = C_{IN,1} + C_{IN,2}$. In questo modo ad un aumento di $C_{IN,1}$ deve corrispondere ad una diminuzione di $C_{IN,2}$ e quindi un aumento di $t_{ad,2}$ e il viceversa. In altre parole, possiamo scrivere


$$C_{IN} = C_{IN,1} + C_{IN,2} = \underbrace{\alpha C_{IN}}_{C_{IN,1}} + \underbrace{(1-\alpha)C_{IN}}_{C_{IN,2}} \quad \text{con } 0 \leq \alpha \leq 1.$$

Dunque:

$$t_{ad,1} = N\hat{f}_1 + Np_{inv} = N \sqrt[N]{\frac{C_{L1}}{C_{IN}\alpha}} + Np_{inv}$$

$$t_{ad,2} = (N-1)\hat{f}_2 + (N-1)p_{inv} = (N-1) \sqrt[N-1]{\frac{C_{L2}}{C_{IN}(1-\alpha)}} + (N-1)p_{inv}$$

Risulta evidente che $t_{ad,1}(t_{ad,2})$ è una funzione monotona decrescente(crescente) all'aumentare di α come rappresentato in figura:



Il ritardo ottimo nella generazione dei segnali A e $\bar{A}$ si ottiene **imponendo** $t_{ad,1} = t_{ad,2}$:

$$N \sqrt[N]{\frac{C_{L1}}{C_{IN}\alpha}} + Np_{inv} = (N-1) \sqrt[N-1]{\frac{C_{L2}}{C_{IN}(1-\alpha)}} + (N-1)p_{inv}$$

Da questa equazione non lineare nella variabile α è possibile ricavare (in modo numerico per un generico N) il valore di α e quindi il valore dei *path effort* e dunque i dimensionamenti di tutti gli invertitori del circuito.

Una soluzione **alternativa** che non richiede di calcolare esplicitamente α consiste nel notare (come fatto prima) che la minimizzazione del ritardo si ottiene quando i ritardi dei due rami sono i medesimi e scrivere:

$$t_{ad,1} = t_{ad,2} = N\hat{f}_1 + Np_{inv} = (N-1)\hat{f}_2 + (N-1)p_{inv}$$

dalla quale si ricava:

$$\hat{f}_2 = \frac{N\hat{f}_1 + p_{inv}}{N-1}.$$

Utilizzando quanto noto dalla metodologia del *logical effort*, lo *stage effort* ottimo si scrive come:

$$\begin{aligned}\hat{f}_1 &= \sqrt[N]{\frac{C_{L1}}{C_{IN1}}} \rightarrow C_{IN1} = \frac{C_{L1}}{\hat{f}_1^N} \\ \hat{f}_2 &= \sqrt[N-1]{\frac{C_{L2}}{C_{IN2}}} \rightarrow C_{IN2} = \frac{C_{L2}}{\left(\frac{N\hat{f}_1 + p_{inv}}{N-1}\right)^{N-1}}\end{aligned}$$

Il vincolo $C_{IN} = C_{IN,1} + C_{IN,2}$ ci consente di scrivere dopo qualche passaggio matematico:

$$\hat{f}_1^N \left(N\hat{f}_1 + p_{inv} \right)^{N-1} - \tilde{H}_1 \left(N\hat{f}_1 + p_{inv} \right)^{N-1} - \tilde{H}_2 \hat{f}_1^N (N-1)^{N-1} = 0$$

dove $\tilde{H}_1 = C_{L1}/C_{IN}$ e $\tilde{H}_2 = C_{L2}/C_{IN}$. La soluzione di questa equazione consente di calcolare lo *stage effort* ottimo del primo ramo, dal quale è poi possibile ricavare i dimensionamenti di tutti gli invertitori del circuito.

2. Utilizzando l'ultima espressione trovata al punto precedente, scriviamo per $N=2$:


$$\hat{f}_1^2 \left(2\hat{f}_1 + p_{inv} \right) - H_1 \left(2\hat{f}_1 + p_{inv} \right) - H_2 \hat{f}_1^2 = 0.$$

Sapendo che $\tilde{H}_1 = C_{L1}/C_{IN} = 300/15 = 20$ e $\tilde{H}_2 = C_{L2}/C_{IN} = 210/15 = 14$ e che $p_{inv}=3$ scriviamo:

$$\hat{f}_1^3 + \frac{p_{inv} - \tilde{H}_2}{2} \hat{f}_1^2 - \tilde{H}_1 \hat{f}_1 - \frac{\tilde{H}_1}{2} p_{inv} = 0 \rightarrow \hat{f}_1^3 - 5.5\hat{f}_1^2 - 20\hat{f}_1 - 30 = 0.$$

Di questa equazione cubica siamo interessati alla radice reale positiva che in questo caso corrisponde a $\hat{f}_1 = 8.3324$. Si ricavano $t_{ad,1} = N\hat{f}_1 + Np_{inv} = 2 \cdot 8.3324 + 2 \cdot 3 = 22.66$ e $t_{ad,2} = (N-1)\hat{f}_2 + (N-1)p_{inv} = (2\hat{f}_1 + p_{inv}) + p_{inv} = 19.66 + 3 = 22.66$ i quali sono ovviamente i medesimi e dunque i dimensionamenti sono:

- ramo 1: $C_{IN,1} = C_{L1}/\hat{f}_1^2 = 4.32$ fF e $C_{IN,2} = C_{L1}/\hat{f}_1 = 36$ fF
- ramo 2: $C_{IN,1} = C_{L2}/\hat{f}_2 = C_{L2}/(2\hat{f}_1 + p_{inv}) = 10.68$ fF



3. Utilizzando le approssimazioni viste a lezione, possiamo calcolare il dimensionamento equivalente della rete di *pull-down* come il parallelo dei dimensionamenti dei due transistori e quindi

$$S_{eq,PD} = \left(\frac{1}{\frac{1}{1-\alpha}} + \frac{1}{\alpha} \right)^{-1} = 1$$

mentre, nel caso peggiore per la rete di *pull-up* si avrà $S_{eq,PU} = S_p$. La condizione $t_{rise,worst-case} = t_{fall,worst-case}$ impone che $S_{eq,PU} = \varepsilon S_{eq,PD}$ e dunque $S_p = \varepsilon = \beta'_n/\beta'_p$. Per il calcolo del *logical effort* utilizziamo la definizione $g=C_t/C_{INV}$ imponendo $R_t=R_{INV}$ (cioè $S_{INV}=S_{eq,PD}=1$). I *logical effort* per gli ingressi IN e RESET si calcoleranno dunque come:

$$g_{IN} = \frac{C_{IN}}{C_{INV}} = \frac{S_{n,IN} + S_{p,IN}}{S_{INV}(1 + \varepsilon)} = \frac{\frac{1}{1-\alpha} + \varepsilon}{1 + \varepsilon}$$

$$g_{RESET} = \frac{C_{RESET}}{C_{INV}} = \frac{S_{n,RESET} + S_{p,RESET}}{S_{INV}(1 + \varepsilon)} = \frac{\frac{1}{\alpha} + \varepsilon}{1 + \varepsilon}$$

nel caso simmetrico in cui $\alpha = 1/2$ si trova, come noto, $g_{NAND} = (2 + \varepsilon)/(1 + \varepsilon)$.